Altera公司近日发布业界带宽最大的FPGA——下一代28-nm Stratix V FPGA。Stratix V FPGA具有1.6 Tbps串行交换能力,采用各种创新技术和前沿28-nm工艺,降低了宽带应用的成本和功耗。
Stratix V FPGA系列采用TSMC 28nm高性能(HP)工艺进行制造,提供110万逻辑单元(LE)、53-Mbits嵌入式存储器、3,680个18x18乘法器,以及工作在业界最高速率28 Gbps的集成收发器。器件还采用了业界最高级的专用硬核知识产权(IP),提高了系统集成度和性能,而没有成本和功耗代价。该系列包括四种型号产品,满足了无线/固网通信、广播、计算机和存储、测试和医疗市场的多种应用需求。这些型号产品包括:
· Stratix V GT FPGA——业界唯一面向100G以上系统,集成28-Gbps收发器的FPGA。
· Stratix V GX FPGA——支持多种应用的600-Mbps至12.5-Gbps收发器。
· Stratix V GS FPGA——600-Mbps至12.5-Gbps收发器,适用于高性能数字信号处理(DSP)应用。
· Stratix V E FPGA——适用于ASIC原型开发和仿真以及高性能计算应用的高密度FPGA。
Stratix V
Altera公司产品和企业市场副总裁Vince Hu评论说:“我们第五代Stratix系列创新技术极大的提高了高端器件的密度和I/O性能,进一步巩固了FPGA相对于ASIC和ASSP的竞争地位。Altera一直致力于解决提高带宽,同时满足设计成本和功耗要求这一难题。从内核到I/O,我们研究了Stratix V FPGA的所有指标,确保该器件具有最佳性能、密度和集成度。”
Stratix V FPGA:为带宽而打造
Stratix V GX和Stratix V GS FPGA含有66个高性能、低功耗12.5 Gbps收发器。Stratix V FPGA支持多种3G、6G和10G协议以及电气标准,满足兼容性要求,例如,10G/40G/100G、Interlaken和PCI Express (PCIe) Gen 3、Gen2、Gen 1。该器件还支持与10G背板(10GBASE-KR)和光模块的直接链接。Stratix V GT FPGA的28-Gbps收发器设计用于满足CEI-28G规范。28-Gbps收发器每通道功耗只有200 mW,大幅度降低了系统单位带宽功耗。
除了收发器带宽,Stratix V FPGA还包括一个7 x 72位1,600-Mbps DDR3存储器接口,以及所有I/O上的1.6 Gbps LVDS通道。
Altera对Stratix V FPGA内核体系结构进行了改进,提高了面积和逻辑效率以及系统性能,包括:
· 新的自适应逻辑模块(ALM)体系结构——在最大的器件中额外增加了800K寄存器,提高了逻辑效率。ALM体系结构适用于需要大量流水线和寄存器的设计。
· 含有M20K模块的增强嵌入式存储器结构——提高了面积效率,性能更好。
· 业界第一款精度可调DSP模块——实现了效率最高、性能最好的多精度DSP数据通路。
· 用户友好的部分重新配置功能——设计人员可以重新配置部分FPGA,而其他部分仍然正常运行。
Stratix V FPGA在所有FPGA中实现了集成度最高的硬核IP,提高了器件性能,没有功耗或者成本代价。器件增强功能包括PCIe Gen3, Gen2, Gen1、40G/100G以太网、CPRI/OBSAI、Interlaken、Serial RapidIO (SRIO) 2.0和万兆以太网(GbE) 10GBASE-R。增强了读/写通路的存储器接口包括DDR3、RLDRAM II和QDR II+。
正如Altera在今年早些时候发布的28-nm FPGA创新技术,Stratix V FPGA采用了公司的嵌入式HardCopy模块。这一独特的方法使Altera能够迅速改变FPGA中的增强功能,在3到6个月内完成专用器件型号的开发。嵌入式HardCopy模块为用户提供了700K等价LE,与软核逻辑实现相比,功耗降低了65%。
过渡到HardCopy ASIC
Altera还为Stratix V FPGA用户提供HardCopy V ASIC器件,帮助他们以较低的风险和成本过渡到ASIC产品。公司将尽快提供HardCopy V ASIC的详细信息。
供货信息
Altera预计于2011年第一季度开始发售Stratix V FPGA样片。2010年第二季度推出的Quartus II 10.0软件将为Stratix V FPGA提供支持。
系列白皮书、视频和技术文档重点介绍了Stratix V FPGA怎样帮助您解决目前最难的设计挑战,您可以在Altera网站上获得这些资料。